3nm와 5nm 공정 차이, AI 시대에는 왜 나노 숫자가 더 중요해졌을까

 제가 대학생 때 사용했던 CPU는 인텔 샌디브릿지 i5-2500K였습니다.

지금도 PC 커뮤니티에서는 명작 CPU로 이야기되는 제품입니다. 당시 기준으로는 32nm 공정 제품이었지만 성능이 워낙 뛰어났습니다. 

무엇보다 인상적이었던 것은 수명이었습니다.

저는 이 CPU를 거의 7년 가까이 사용했습니다. 아이비브릿지와 하스웰 세대를 거치고, 14nm 스카이레이크가 나온 이후에도 계속 사용했습니다. 심지어 당시 보급형 스카이레이크 CPU였던 i3-6100과 비교되기도 했고, 동급 i5 제품들과도 어느 정도 경쟁이 가능했습니다.

결국 저는 취업 후에야 커피레이크 i7-8700K로 업그레이드했습니다.

2500K는 32nm 공정 제품이었고, 커피레이크 이전 하스웰이나 아이비브릿지 스카이레이크 등은 훨씬 세밀한 나노 공정으로 이루어진 CPU 였습니다. 

단순 숫자만 보면 엄청난 차이가 나는 것 같지만 실제 체감은 단순히 공정 숫자만으로 설명하기 어려웠습니다.

그 시절에는 공정 미세화도 중요했지만 CPU 아키텍처 자체의 성능 향상 폭이 더 중요했습니다. 그래서 32nm 샌디브릿지 명작 CPU 하나가 여러 세대를 버티는 일도 가능했습니다.

그런데 최근 반도체 산업은 분위기가 많이 달라졌습니다.

이제는 7nm, 5nm, 3nm, 심지어 2nm 경쟁까지 등장했습니다. 특히 AI 반도체 시장에서는 이 숫자가 단순한 마케팅 용어를 넘어 성능과 전력 효율, 생산 비용을 결정하는 핵심 요소가 되고 있습니다.

엔비디아 Blackwell은 TSMC 4NP 계열 공정을 사용하고, 애플의 최신 M 시리즈는 3nm 공정을 사용합니다. 삼성전자와 인텔 역시 2nm와 18A 경쟁에 막대한 자금을 투자하고 있습니다.

과거에는 32nm CPU가 7년을 버티는 시대였다면, 지금은 1~2세대의 공정 차이가 AI 반도체 경쟁력을 좌우하는 시대가 된 것입니다.

그렇다면 반도체에서 말하는 3nm와 5nm는 실제로 무엇이 다를까요?

그리고 왜 AI 시대에는 이 숫자가 과거보다 훨씬 중요해지고 있는 걸까요?

1. 나노 공정은 이제 실제 길이보다 세대 이름에 가깝습니다

반도체에서 nm는 나노미터를 뜻합니다.

1나노미터는 10억분의 1미터입니다. 원래 반도체 공정에서 나노 숫자는 트랜지스터의 게이트 길이나 금속 배선 간격 같은 실제 물리적 크기와 관련이 있었습니다.

예전에는 90nm, 65nm, 45nm 같은 숫자가 어느 정도 실제 구조 크기를 반영했습니다.

하지만 지금은 다릅니다.

Lam Research의 반도체 공정 설명에서는 과거 90nm 공정 시절에는 Metal 1 하프 피치 같은 물리적 치수와 공정 이름이 비교적 가까웠지만, 이후 공정 이름은 실제 측정 길이와 점점 멀어졌다고 설명합니다.

특히 FinFET이 등장한 이후부터는 5nm, 3nm라는 이름이 실제 게이트 길이가 정확히 5nm, 3nm라는 뜻은 아닙니다.

현재의 나노 공정 숫자는 실제 길이보다 세대 구분에 가까운 이름입니다.

즉 3nm라는 말은 “모든 구조가 3nm다”라는 뜻이 아니라, 이전 세대보다 더 높은 트랜지스터 밀도, 더 좋은 전력 효율, 더 높은 성능을 제공하는 새로운 공정 세대라는 뜻으로 이해하는 것이 맞습니다.

2. 7nm에서 5nm, 3nm로 갈수록 무엇이 좋아질까

공정 숫자가 작아지면 보통 세 가지가 좋아집니다.

첫째, 같은 면적에 더 많은 트랜지스터를 넣을 수 있습니다.

둘째, 같은 성능을 더 낮은 전력으로 낼 수 있습니다.

셋째, 같은 전력에서 더 높은 성능을 낼 수 있습니다.

TSMC의 N5와 N3 계열 공정 비교에서 이 차이가 잘 드러납니다. Tom’s Hardware가 정리한 TSMC 공식 발표 지표를 보면, TSMC N3E는 N5 대비 같은 속도 조건에서 전력 소모를 약 34% 줄이고, 같은 전력 조건에서는 성능을 약 18% 높이며, 칩 밀도는 약 1.3배 높이는 것으로 제시됩니다.

이 숫자가 중요한 이유는 단순합니다.

AI 데이터센터에서는 성능만큼 전력이 중요합니다.

GPU 하나가 더 빠른 것도 중요하지만, 같은 전력으로 더 많은 연산을 처리할 수 있느냐가 데이터센터 비용을 결정합니다. 전력 소모가 줄면 냉각 부담도 줄고, 같은 전력 계약 안에서 더 많은 서버를 운영할 수 있습니다.

그래서 AI 시대에는 5nm와 3nm 차이가 단순한 숫자 놀이가 아닙니다.

전력당 성능, 발열, 서버 밀도, 데이터센터 운영비까지 연결되는 문제입니다.

3. TSMC는 왜 3nm에서도 FinFET을 유지했을까

TSMC는 7nm, 5nm를 거쳐 3nm에서도 비교적 안정적인 전략을 선택했습니다.

삼성전자가 3nm에서 GAA 구조를 먼저 도입한 것과 달리, TSMC는 3nm 세대에서도 FinFET 구조를 유지했습니다.

겉으로 보면 삼성전자가 더 과감해 보입니다.

하지만 TSMC의 선택은 수율과 고객 신뢰를 우선한 전략에 가까웠습니다.

AI 반도체나 애플 모바일 칩처럼 대량 생산이 필요한 제품에서는 기술 자체의 혁신성만큼 안정적인 수율이 중요합니다. 아무리 이론적으로 좋은 공정이라도 수율이 낮으면 고객사는 쉽게 맡기기 어렵습니다.

TSMC는 N3B 이후 N3E, N3P, N3X로 공정을 세분화했습니다.

N3E는 대량 양산성과 수율 안정성에 초점을 맞춘 주력 공정입니다. N3P는 N3E보다 성능과 밀도를 더 개선한 버전입니다. N3X는 고성능 컴퓨팅을 겨냥해 더 높은 전압과 클럭을 허용하는 방향으로 설계되었습니다.

즉 TSMC의 3nm 전략은 하나의 공정으로 모든 시장을 잡는 것이 아닙니다.

모바일, 고성능 컴퓨팅, AI 칩의 요구에 맞춰 3nm 안에서도 여러 파생 공정을 제공하는 방식입니다.

이것이 TSMC가 애플, 엔비디아, AMD 같은 대형 고객을 계속 붙잡는 이유입니다.

4. 삼성전자는 왜 3nm에서 GAA를 먼저 선택했을까

삼성전자는 2022년 3nm 공정 양산을 발표하면서 GAA 구조인 MBCFET을 전면에 내세웠습니다.

삼성전자 공식 발표에서는 1세대 3nm GAA 공정이 기존 5nm 공정 대비 전력 소모를 최대 45% 줄이고, 성능을 23% 개선하며, 면적을 16% 줄일 수 있다고 설명했습니다. 2세대 3nm GAA에서는 전력 소모 최대 50% 감소, 성능 30% 개선, 면적 35% 축소를 목표로 제시했습니다.

GAA는 구조적으로 FinFET보다 더 강한 전류 제어가 가능합니다.

FinFET은 게이트가 채널의 3면을 감싸지만, GAA는 채널을 4면에서 감쌉니다. 이론적으로는 누설전류를 줄이고 전력 효율을 개선하는 데 유리합니다.

삼성전자가 3nm에서 GAA를 먼저 선택한 이유는 분명합니다.

TSMC와의 격차를 줄이기 위해 기술 세대 전환에서 먼저 승부를 건 것입니다.

하지만 파운드리 사업에서는 기술 발표보다 중요한 것이 있습니다.

바로 수율과 고객 확보입니다.

3nm GAA를 먼저 발표했더라도 대형 고객이 안정적인 양산을 맡기지 않으면 점유율을 끌어올리기 어렵습니다. 그래서 삼성전자는 기술적으로는 매우 도전적인 길을 선택했지만, 시장에서는 여전히 TSMC와 큰 격차를 좁히지 못하고 있습니다.

이 차이는 AI 반도체에서 더 크게 보입니다.

엔비디아, AMD, 애플 같은 대형 고객은 성능뿐 아니라 생산 안정성과 공급량을 봅니다. 이 지점에서 TSMC가 여전히 강한 위치를 유지하고 있습니다.

5. 인텔은 왜 18A를 강조할까

인텔은 과거 공정 전환에서 어려움을 겪었습니다.

특히 14nm와 10nm 전환 과정에서 지연이 길어졌고, 그 사이 TSMC와 삼성전자가 파운드리 시장에서 빠르게 올라왔습니다.

이후 인텔은 공정 이름 체계를 바꾸고, 파운드리 재건 전략을 내세웠습니다.

Intel 7, Intel 4, Intel 3, Intel 20A, Intel 18A 같은 이름이 등장한 이유입니다.

인텔 공식 로드맵에서는 Intel 4가 EUV를 본격 도입한 공정이고, Intel 3는 데이터센터와 고성능 제품에 맞춘 개선 공정입니다. Intel 18A는 RibbonFET과 PowerVia를 결합한 차세대 공정입니다.

여기서 RibbonFET은 인텔식 GAA 구조입니다.

PowerVia는 전력 공급 배선을 칩 뒷면으로 보내는 후면 전력 공급 기술입니다.

인텔 18A가 중요한 이유는 단순히 숫자가 작아서가 아닙니다.

GAA 구조와 후면 전력 공급을 함께 도입해 전력 효율과 배선 효율을 개선하려는 시도이기 때문입니다.

인텔 파운드리가 실제로 부활하려면 18A에서 수율과 고객을 증명해야 합니다.

기술 로드맵은 강하지만, 파운드리 사업은 결국 고객사가 믿고 맡길 수 있는 양산 능력으로 평가받기 때문입니다.

6. AI 시대에는 왜 3nm와 5nm 차이가 더 중요해졌을까

과거 PC용 CPU에서는 공정 숫자가 작아져도 체감이 제한적인 경우가 있었습니다.

샌디브릿지 2500K처럼 아키텍처가 잘 나온 제품은 여러 세대를 버텼습니다. 공정 숫자가 줄어드는 것보다 제품 설계와 가격, 오버클럭, 코어 구성 등이 더 크게 체감되기도 했습니다.

하지만 AI 반도체는 다릅니다.

AI 칩은 수백억 개에서 수천억 개의 트랜지스터를 사용합니다. NVIDIA Blackwell B200은 2,080억 개의 트랜지스터를 집적한 거대한 AI 가속기입니다.

이 정도 규모의 칩에서는 공정 효율이 매우 중요합니다.

같은 면적에 더 많은 트랜지스터를 넣을 수 있느냐.

같은 전력에서 더 많은 연산을 처리할 수 있느냐.

같은 발열 조건에서 더 오래 안정적으로 작동할 수 있느냐.

이 모든 질문이 공정과 연결됩니다.

AI 데이터센터는 전기를 먹고 자라는 산업입니다. 칩 하나의 소비전력 차이가 수만 개 GPU가 들어간 데이터센터에서는 엄청난 운영비 차이로 커집니다.

그래서 3nm와 5nm 차이는 단순히 “조금 더 최신 공정”의 문제가 아닙니다.

AI 인프라 전체의 전력 효율과 비용 구조를 바꾸는 문제입니다.

7. 미세화에는 한계도 있습니다

물론 공정 숫자를 계속 줄이는 것은 쉽지 않습니다.

트랜지스터가 너무 작아지면 양자 터널링과 누설전류 문제가 커집니다. 전자가 막혀 있어야 할 곳을 통과하기 시작하면 전력 효율이 떨어집니다.

발열도 문제입니다.

트랜지스터를 더 많이 넣으면 같은 면적에 더 많은 열이 발생합니다. 데이터센터 GPU처럼 높은 전력을 쓰는 칩에서는 열 관리가 곧 성능 유지 조건이 됩니다.

비용도 급격히 올라갑니다.

첨단 공정은 EUV 장비, 마스크, 설계 비용, 검증 비용이 모두 비쌉니다. 3nm급 칩을 설계하고 양산하는 데에는 극소수 기업만 감당할 수 있는 자본이 필요합니다.

이 때문에 최신 공정은 모두에게 열린 기술이 아닙니다.

애플, 엔비디아, AMD, 퀄컴, 구글, 아마존 같은 대형 고객만이 선단 공정 비용을 감당할 수 있습니다.

결국 공정 미세화는 기술 경쟁이면서 동시에 자본 경쟁입니다.

8. EUV는 왜 필수가 되었나

3nm와 5nm를 이해하려면 EUV도 함께 봐야 합니다.

과거에는 193nm ArF 액침 노광 장비로 여러 번 패터닝을 반복해 미세 회로를 만들었습니다. 하지만 공정이 7nm, 5nm, 3nm로 내려가면서 기존 방식만으로는 복잡도와 비용이 너무 커졌습니다.

ASML의 EUV 장비는 13.5nm 파장의 극자외선을 사용합니다.

이 덕분에 더 미세한 회로를 더 적은 공정 단계로 그릴 수 있습니다.

TSMC, 삼성전자, 인텔이 모두 EUV 장비 확보에 집중하는 이유입니다.

앞으로 2nm 이하, 18A, 14A 같은 더 미세한 공정으로 내려가면 High-NA EUV도 중요해집니다.

High-NA EUV는 더 높은 해상도로 더 미세한 패턴을 구현하기 위한 차세대 노광 장비입니다.

결국 ASML은 첨단 반도체 공급망의 핵심 장비 기업입니다.

TSMC가 공정을 만들고, 엔비디아가 AI 칩을 설계해도, 그 칩을 찍어내는 가장 중요한 도구는 ASML의 EUV입니다.

결론

3nm와 5nm의 차이는 단순히 숫자 2의 차이가 아닙니다.

과거에는 샌디브릿지 i5-2500K처럼 공정 숫자보다 아키텍처 완성도와 제품 설계가 더 크게 체감되는 경우가 많았습니다. 32nm 제품이 7년 가까이 현역으로 버티는 시대도 있었습니다.

하지만 AI 시대에는 상황이 달라졌습니다.

AI 칩은 수천억 개의 트랜지스터를 집적하고, 막대한 전력을 사용하며, 데이터센터 단위로 운영됩니다. 이 환경에서는 공정 한 세대 차이가 성능, 전력 효율, 발열, 생산 비용에 직접적인 영향을 줍니다.

TSMC N3E는 N5 대비 전력 효율과 성능, 밀도에서 개선을 제공합니다. 삼성전자는 3nm GAA를 통해 새로운 구조에 먼저 도전했습니다. 인텔은 18A에서 RibbonFET과 PowerVia로 반격을 준비하고 있습니다. ASML의 EUV와 High-NA EUV는 이 경쟁을 가능하게 만드는 핵심 장비입니다.

결국 3nm와 5nm 공정 차이는 단순한 기술 용어가 아닙니다.

AI 반도체가 얼마나 빠르게 계산하고, 얼마나 적은 전력으로 작동하며, 얼마나 경제적으로 데이터센터에 배치될 수 있는지를 결정하는 핵심 인프라 지표입니다.

앞으로 AI 반도체를 볼 때는 GPU 이름만 볼 것이 아니라 그 GPU가 어떤 공정에서 만들어졌는지, 어떤 패키징과 HBM을 사용하는지, 그리고 그 공정을 누가 안정적으로 양산할 수 있는지까지 함께 봐야 합니다.

AI 시대의 반도체 경쟁은 더 이상 칩 설계만의 싸움이 아닙니다.

공정, 패키징, 메모리, 장비가 함께 움직이는 인프라 전쟁입니다.

AI 반도체 관련 글 이어보기 

[이전글 보기] : 패키징이 반도체 성능을 결정 하는 이유

https://www.hanvelog.com/2026/06/ai-semiconductor-why-packaging-matters.html

[다음글 보기] : EUV 노광 기술 이해, 왜 ASML은 AI 반도체 시대의 독점 기업이 되었을까

https://www.hanvelog.com/2026/06/euv-lithography-and-asml.html

#AI반도체 #3nm #5nm #TSMC #삼성전자 #인텔 #파운드리 #반도체공정 #반도체투자 #AI인프라 #EUV #ASML #HBM #엔비디아 #NVIDIA #Blackwell #반도체산업 #데이터센터 #첨단공정 #반도체기술