CoWoS란 무엇인가: AI 반도체에서 패키징이 병목이 된 이유. By하은아빠
컴퓨터 부품을 맞출 때 보통은 CPU나 그래픽카드부터 보게 됩니다. 실제로 성능 차이를 가장 눈에 띄게 만드는 부품이기도 합니다.
그런데 막상 좋은 부품을 써도 기대만큼 성능이 나오지 않는 경우가 있습니다. 이럴 때 문제는 부품 자체보다, 그 부품들을 얼마나 빠르고 안정적으로 연결하느냐에 있는 경우가 많았습니다.
AI 반도체도 지금 비슷한 국면에 들어왔습니다. GPU 성능은 이미 폭발적으로 올라갔고, HBM 같은 고대역폭 메모리도 빠르게 진화하고 있습니다.
그런데 정작 이 둘을 하나의 시스템으로 제대로 묶어내지 못하면, AI 서버는 종이 위 성능만 높을 뿐 실제 공급과 성능 효율에서는 한계를 드러낼 수밖에 없습니다.
이 지점에서 갑자기 전면으로 떠오른 기술이 바로 CoWoS입니다. CoWoS는 이제 단순한 후공정 기술이 아니라, AI 반도체 성능과 공급량을 동시에 결정하는 핵심 인프라가 되었습니다.
1. CoWoS는 무엇인가
TSMC 공식 설명에 따르면 CoWoS-S는 실리콘 인터포저 위에 로직 칩과 HBM을 함께 올려 초고성능 AI 및 HPC용 패키지를 구현하며, 현재 약 3.3 reticle 크기, 대략 2700mm² 수준의 인터포저까지 수용할 수 있습니다. 더 큰 패키지는 CoWoS-L이나 CoWoS-R 계열이 담당합니다.
이 기술이 중요한 이유는 기존 패키징 구조와 완전히 다르기 때문입니다.
전통적인 2D 패키징은 개별 칩을 기판 위에 따로 올려놓고 PCB나 패키지 기판 배선으로 연결합니다.이 방식은 구조가 단순하고 비용이 비교적 낮지만, 데이터 이동 거리가 길고 전송 효율이 떨어집니다.
반면 CoWoS 같은 2.5D 패키징은 칩과 기판 사이에 실리콘 인터포저라는 중간층을 넣어 배선 밀도를 극단적으로 높입니다. 결국 같은 GPU와 메모리를 쓰더라도, 어떻게 연결하느냐에 따라 전체 시스템 성능이 달라지게 됩니다.
2. 왜 AI 시대에 패키징이 갑자기 중요해졌는가
예전에는 반도체 성능을 높이는 방법이 비교적 단순했습니다. 회로를 더 미세하게 만들고, 더 많은 트랜지스터를 집어넣는 방향이었습니다.
그런데 AI 시대에는 사정이 달라졌습니다. 대규모 언어모델은 엄청난 연산량뿐 아니라, 엄청난 데이터 이동량을 요구합니다.
GPU가 아무리 강해도 필요한 데이터를 제때 받아오지 못하면 연산 유닛은 기다리게 됩니다. 이른바 메모리 벽이 더 심해진 것입니다.
CoWoS는 바로 이 병목을 줄이기 위한 현실적인 해법으로 자리 잡았습니다.
엔비디아 H100을 보면 이 구조가 더 선명합니다. H100 SXM은 80GB HBM3 메모리와 3.35TB/s 메모리 대역폭을 제공하며, 최대 TDP는 700W에 달합니다.
이런 수준의 GPU는 단순히 강한 연산칩이 아니라, 그 옆에 붙는 메모리와 초고속 연결 구조까지 포함해야 비로소 제 성능을 냅니다.
다시 말해 AI 가속기 경쟁은 이제 “누가 더 좋은 칩을 설계했는가”를 넘어서 “누가 그 칩과 메모리를 더 효율적으로 묶었는가”의 싸움으로 넘어갔습니다.
3. CoWoS의 핵심은 인터포저다
CoWoS 구조에서 가장 중요한 부품은 실리콘 인터포저입니다. 인터포저는 GPU와 HBM 사이를 연결하는 초정밀 배선판 같은 역할을 합니다.
TSMC 자료에 따르면 CoWoS-S는 실리콘 인터포저와 deep trench capacitor를 활용해 고집적 연결을 제공하고, CoWoS-L은 RDL 기반 인터포저와 embedded local silicon interconnect를 결합해 더 큰 AI/HPC 패키지를 지원합니다.
쉽게 말해 인터포저는 GPU와 HBM 사이에 초고속 데이터 고속도로를 깔아주는 구조입니다.
이 구조가 왜 중요한지는 데이터 이동 거리와 연결 밀도를 보면 알 수 있습니다. 기존 기판 방식보다 훨씬 미세한 배선을 사용할 수 있기 때문에, GPU와 HBM은 아주 짧은 거리에서 수천 개의 연결 통로로 데이터를 주고받게 됩니다.
결국 CoWoS는 GPU와 HBM을 “같이 넣는 기술”이 아니라, 그 둘을 하나의 시스템처럼 동작하게 만드는 연결 기술입니다.
HBM이 아무리 좋아도 인터포저와 패키징이 뒷받침되지 않으면 실제 제품이 나올 수 없습니다. 그래서 AI 반도체에서 패키징은 후공정이 아니라 시스템 아키텍처의 일부가 됐습니다.
4. 왜 CoWoS가 병목이 되었는가
지금 AI 산업에서 가장 자주 나오는 질문 중 하나는 이것입니다. “GPU 수요는 알겠는데, 왜 공급은 그렇게 느리게 늘어나는가?” 여기에 대한 답 중 하나가 바로 CoWoS입니다.
로직 칩과 HBM이 각각 준비돼 있어도, 이 둘을 첨단 패키징으로 조립해 최종 제품으로 만들지 못하면 출하가 불가능합니다.
Reuters는 2026년 4월 TSMC가 미국 애리조나에 첨단 패키징 공장을 2029년까지 열 계획이라고 보도하면서, CoWoS와 3D-IC 같은 첨단 패키징이 AI 칩 생산의 핵심 병목이라고 짚었습니다.
지금도 애리조나에서 생산한 칩 상당수가 패키징을 위해 다시 대만으로 돌아가고 있다는 점은, 패키징 병목이 얼마나 현실적인 문제인지 보여줍니다.
TSMC는 2024년 연차보고서에서도 AI 관련 수요 증가와 함께 CoWoS를 포함한 첨단 패키징 수요가 강했다고 밝혔고, 대만 내 여러 거점에서 CoWoS 용량을 계속 확대하고 있다고 설명했습니다.
즉 패키징은 부가 서비스가 아니라, TSMC 실적 성장의 한 축이 됐습니다.
시장에서도 이를 수치로 보고 있습니다. Counterpoint 데이터를 인용한 최근 분석에 따르면 TSMC CoWoS 생산능력은 2024년 말 약 3만5000장 수준에서 2025년 말 약 8만장, 2026년 말 약 13만장 수준까지 확대되는 흐름이 제시됩니다.
이런 수치는 공식 발표가 아니라 업계 추정치이므로 절대값으로 단정하긴 어렵지만, 방향성 하나는 분명합니다. CoWoS는 이미 몇 년 연속 “두 배 가까이 늘려도 부족한” 영역으로 취급되고 있다는 점입니다.
5. TSMC가 왜 이렇게 강한가
TSMC가 CoWoS에서 강한 이유는 단순히 먼저 시작해서가 아닙니다. 전공정과 첨단 패키징을 함께 묶는 생태계를 구축했기 때문입니다.
TSMC는 2024년 연차보고서에서 AI 관련 수요가 leading-edge logic뿐 아니라 advanced packaging 수요도 함께 끌어올렸다고 밝혔습니다.
즉 고객 입장에서는 “칩을 누가 잘 만드는가”뿐 아니라 “그 칩을 패키징까지 누가 안정적으로 완성하는가”가 중요해졌고, 이 점에서 TSMC의 원스톱 구조가 강력한 진입장벽이 됐습니다.
여기에 고객 락인 효과도 큽니다. 엔비디아의 최신 블랙웰 계열은 CoWoS-L 같은 더 큰 패키징 구조를 전제로 움직이고 있습니다.
TrendForce가 2025년 초 보도한 바에 따르면 엔비디아는 2025년 TSMC CoWoS-L 용량의 70% 이상을 확보한 것으로 알려졌습니다. 이 역시 업계 보도 기반이라 수치 자체를 절대화할 필요는 없지만, 최소한 엔비디아가 CoWoS-L 용량을 대거 선점하고 있다는 구조는 시장 전반에서 일관되게 언급되고 있습니다.
결국 TSMC는 파운드리만 잘하는 회사가 아니라, AI 칩의 물리적 실체를 완성하는 패키징 권력까지 쥐고 있는 셈입니다.
6. CoWoS 시장은 얼마나 커질 수 있는가
이 부분은 가장 조심해서 봐야 합니다. CoWoS나 AI 첨단 패키징 시장 전망치는 보고서마다 편차가 크기 때문입니다. 다만 방향성은 분명합니다.
Yole Group은 첨단 패키징 시장이 AI와 HPC 수요를 중심으로 빠르게 성장하고 있으며, 특히 2.5D/3D 패키징이 주요 성장축이 될 것으로 봅니다.
TSMC 매출에서 첨단 패키징 비중이 아직 절대적으로 크진 않지만, 성장률은 전사 평균을 웃돌고 있습니다.
TSMC는 2024년 실적 설명에서 첨단 패키징이 회사 평균보다 빠르게 성장할 것으로 봤고, AI 수요와 함께 이 비중이 더 커질 가능성을 시사했습니다.
이는 CoWoS가 “작지만 급격히 커지는 고수익 사업”이라는 뜻입니다.
7. 기술적 한계도 분명하다
CoWoS가 강한 이유는 명확하지만, 한계도 분명합니다.
첫째는 크기입니다. 노광 장비의 reticle limit는 약 858mm² 수준인데, AI 칩이 커질수록 더 큰 인터포저가 필요해집니다.
Reuters는 2026년 4월 TSMC가 2028년까지 최대 10개의 대형 칩과 20개의 메모리 스택을 stitch해서 연결하는 방향을 제시했다고 보도했습니다.
이는 CoWoS가 점점 더 “큰 패키지”로 진화하고 있다는 뜻이지만, 동시에 열과 기계적 스트레스 문제도 같이 커진다는 의미입니다.
둘째는 열과 휨 문제입니다. 패키지가 커질수록 warpage와 열 방출이 더 어려워집니다. 특히 AI 칩은 TDP가 매우 크기 때문에, 패키징이 단순 연결 기술이 아니라 열관리 기술과 한 몸처럼 움직입니다.
TSMC는 CoWoS-L, CoWoS-R 등으로 옵션을 세분화하고 있지만, 궁극적으로는 패키징과 냉각이 함께 가야 합니다.
이 때문에 첨단 패키징은 파운드리·메모리·냉각·기판까지 모두 연결된 산업으로 봐야 합니다.
8. CoWoS 이후를 봐야 하는 이유
TSMC는 CoWoS-S, CoWoS-L, CoWoS-R를 각각 다른 수요에 맞춰 제시하고 있고, 2026년 이후에는 더 큰 패키지와 광학 연결, 패널 기반 패키징까지 논의가 이어지고 있습니다.
즉 CoWoS는 완성형 기술이 아니라, AI 시대의 중간 단계이자 핵심 다리 역할을 하는 기술입니다.
지금은 CoWoS 자체가 병목이지만, 앞으로는 이 기술을 얼마나 대형화하고 효율화할 수 있느냐가 다음 경쟁 포인트가 될 가능성이 높습니다.
결론
AI 반도체 시대에는 더 이상 칩만 잘 만든다고 끝나지 않습니다. GPU가 강해지고 HBM이 진화할수록, 그 둘을 어떻게 연결하느냐가 더 중요해졌습니다.
CoWoS는 바로 그 연결을 담당하는 기술이고, 지금 AI 공급망에서 가장 눈에 띄는 병목 중 하나입니다. 실제로 AI 칩 부족의 원인 중 상당 부분은 연산칩 자체보다 첨단 패키징 용량 부족과 연결됩니다.
그래서 CoWoS는 단순한 후공정 기술이 아닙니다. AI 반도체의 물리적 실체를 만드는 핵심 인프라이며, TSMC가 AI 시대에 파운드리를 넘어 패키징 권력까지 쥐게 만든 중심축입니다.
앞으로 AI 산업을 길게 보고 싶다면 GPU, HBM 다음으로 반드시 이해해야 할 키워드가 CoWoS입니다. 이제 AI 반도체 경쟁은 “누가 더 좋은 칩을 만드느냐”를 넘어, “누가 그 칩을 더 잘 패키징해 더 빨리, 더 많이 공급하느냐”의 싸움으로 넘어갔기 때문입니다.
[이전글 보기] : HBM이란 무엇인가: AI 반도체에서 고대역폭 메모리가 핵심이 된 이유. By 하은아빠
https://hanvelog.blogspot.com/2026/04/what-is-hbm-ai-memory-bottleneck.html
[다음글] :AI 데이터센터 광통신 구조 정리: 왜 전기 신호는 한계에 도달했는가
https://hanvelog.blogspot.com/2026/04/what-is-optical-interconnect-ai-datacenter.html
#CoWoS #반도체패키징 #AI반도체 #AI인프라 #HBM #TSMC #칩패키징 #데이터센터 #AI밸류체인 #반도체분석 #AI투자 #파운드리 #첨단패키징 #인터포저 #반도체병목
댓글
댓글 쓰기